伪娘

刘易斯·汉密尔顿承认，对法拉利赛车所做的改动让车辆的表现彻底失控。_我的网站

尼基塔第三季

A | 8 月 25 日消息，科技媒体 Wccftech 昨日（8 月 24 日）发布博文，报道称英特尔披露了 Wildcat Lake（酷睿 Series 3）系列处理器的相关细节。刘易斯·汉密尔顿表示，车队在唯一一次练习赛和周六冲刺赛之间对他的法拉利赛车所做的改动，最终彻底颠覆了赛车的特性。定位方面，英特尔 Wildcat Lake 主要面向入门级 PC，保留 Panther Lake 的基础架构，并通过封装、Die 面积、I/O 配置和优化主板设计降低平台成本。性能方面，Wildcat Lake 最高提供 40 TOPS 的平台 AI 算力，最高可达到 Raptor Lake U Refresh（酷睿 100 系列）的 2.7 倍；创作与生产力性能最高提升 2.1 倍，处理器功耗降低 64%。这位七届世界冠军在周日荷兰大奖赛的排位赛中仅位列第五，整个周末他都在竭力从赛车中挖掘出更多性能。

B | 尽管他在周五的练习赛中排名前四，但他觉得仍有提升空间，不过实际情况并未如预期般理想。

C | “我很庆幸自己能排到第五名，因为原本我以为自己会排在第八名左右，当时真是心灰意冷。

D | 不过那是一场截然不同的练习赛，赛车也完全不同，”他告诉Sky电视台。封装方案上，英特尔为降低封装成本和良率损失，Wildcat Lake 没有沿用 Panther Lake（酷睿 Ultra Series 3）的 Foveros 方案，改为使用有机多芯片封装（Multi-Chip Package，MCP）和 UCIe（Universal Chiplet Interconnect Express）方案。

E | 其中有机多芯片封装是一种将多个功能不同的裸芯片（Die）垂直堆叠或水平排列，共同封装在同一个有机基质载板（Organic Substrate）上的先进封装技术。而 UCIe 是半导体行业内的一个开源、标准化的芯粒（Chiplet）互连规范，定义了同一个封装内部（On-Package）不同芯片之间的通信标准，旨在打破过去的壁垒，让来自不同厂商、采用不同晶圆工艺节点的芯片能够像拼乐高积木一样，无缝地组装和协同工作。

F | 英特尔 Wildcat Lake 的计算 Die 采用 18A 工艺，I/O Die 采用台积电 N6 工艺。“练习时赛车表现出色且稳定性佳，但总会有觉得可以改进的地方，于是我们做了细微调整以求优化性能，结果却彻底改变了赛车的特性，导致冲刺排位赛和冲刺赛期间赛车表现糟糕透顶。我对赛车的平衡性毫无信心，而我们在排位赛前又做了这些改动，等于我又得重新适应这辆新车。

G | 18A 支持双裸片方案的 UCIe 连接。

H | 这一变化也带来代价。UCIe 的凸点间距为 110 微米，Foveros 为 36 微米。更大的间距要求更高的 GT/s 速率，并扩大 I/O 与控制器区域，让 Wildcat Lake 的 UCIe Die 间接口面积比 Foveros 方案大 70%。与 Panther Lake 相比，Wildcat Lake 的计算 Die 面积缩小 38%。

I | ” 汉密尔顿目前在车手积分榜上排名第二，落后梅赛德斯车队的年轻车手基米·安东内利53分。与去年相比，这位英国车手本赛季的表现有了显著提升，他于6月在巴塞罗那-加泰罗尼亚大奖赛上驾驶红色战车赢得了个人首场胜利。 “我觉得我们今天的比赛节奏更好，整体表现不错，”汉密尔顿说，“虽然我的状态不算突出，但查尔斯（勒克莱尔）的表现尤其出色，而且我感觉赛车状态有了明显好转。具体变化包括：Xe 图形核心最多 2 个，Panther Lake 为 4 个；保留用于 AI 的 XMX，取消光线追踪功能。NPU 减至最多 1 个，NPU 算力为 17 TOPS，平台总算力为 40 TOPS；Panther Lake 平台为 53 TOPS，NPU 为 3 个。P-Core 减至最多 2 个，Panther Lake 为 4 个；保留相同单线程性能，末级缓存从 12MB 减至 6MB。

J | 取消 IPU（图像处理单元）和用于摄像头的 USB 2 ISP。取消专业媒体功能。LP5 内存位宽从 128 位降至 64 位，系统缓存从 4MB 减至 2MB。显示管线最多 3 条，Panther Lake 为 4 条；保留 4K 60Hz 和 UHBR20 支持。附上相关图片如下：。我认为明天会表现得更好，这样我们至少有望跟上前方车手的步伐。